Microélectronique cryogénique

L’APC développe des dispositifs électroniques refroidis aux très basses températures (77 K, 4,2 K et 300 mK) pour la lecture et la mise en œuvre de capteurs supraconducteurs:

ASIC SiGe fonctionnant à 4,2 K pour la lecture de matrices de SQUID/Bolomètres (Fig. 1) développé dans le cadre de la collaboration DCMB (Développement Concerté de Matrices de Bolomètres).

Figure 1. Microphotographie de l’ASIC en technologie SiGe pour le multiplexage d’une matrice de 2×4 SQUID/Bolomètres.

 

Cet ASIC comprend trois grandes parties : un amplificateur bas bruit à entrées multiplexées ; des sources de courant commandées pour la polarisation des SQUID ; un circuit numérique d’adressage (Fig. 2).

Figure 2. Schéma de principe des fonctions intégrées à l’ASIC (à droite).

 

Deuxième version du multiplexeur réalisée pour la lecture d’une matrice de 24 pixels (Fig. 3). Ce nouvel ASIC a subi de nombreuses améliorations comme l’adoption d’une structure entièrement différentielle pour s’affranchir des bruits de modes communs.

Figure 3. Microphotographie du deuxième ASIC en technologie SiGe pour le multiplexage d’une matrice de 24 SQUID/Bolomètres.

 

Figure 4. Schéma de principe des fonctions intégrées à l’ASIC pour le multiplexage d’une matrice de 24 SQUID/Bolomètres (TES).

 

Le schéma du multiplexeur est donné en Fig. 4. Il comprend les mêmes parties que la version précédente étendues à 24 pixels avec une fréquence de fonctionnement accrue (fréquence de multiplexage jusqu’à plus de 10 MHz) ainsi qu’une plus grande immunité aux bruits et une meilleure réjection de l’alimentation.

Une très grande attention a été portée au dimensionnement et au design des transistors d’entrée de l’amplificateur multiplexées afin de bénéficier d’un optimum de gain et de bruit déterminé à l’issue de la deuxième phase de caractérisation (Fig. 5, gauche).

Les circuits numériques ont été également optimisés pour un fonctionnement à basse température avec, en particulier, un re‑design (Fig. 5, droite) systématique de standard‑cells numériques avec des prises de substrat autour de chacun des transistors (conférant également une plus grande immunité vis-à-vis du phénomène de latch‑up).

Figure 5. A gauche : Layout de l’amplificateur à entrées multiplexées (à gauche) ; partie numérique d’adressage avec une prise de substrat sur chaque transistor et autour de l’ensemble du circuit (à droite).

De manière générale, l’utilisation d’ASIC dans un environnement cryogénique nécessite un travail d’intégration spécifique, notamment pour la thermalisation de ces circuits. Aussi, la mise en œuvre de SQUID (Superconducting Quantum Interference Device) à proximité d’un ASIC cryogénique nous a amené à développer l’architecture thermomécanique présentée en Fig. 6.

Figure 6. Assemblage d’une puce SiGe et de 4 SQUID : thermalisation par une pièce en cuivre ; blindage magnétique avec du plomb (non représenté) ; interconnections blindées par PCB 6 couches et report de bonding.